PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-258490

(43) Date of publication of application: 22.09.2000

(51)Int.CI.

G01R 31/26 G01R 31/28

(21)Application number: 11-062419

(71)Applicant:

ANDO ELECTRIC CO LTD

(22)Date of filing:

09.03.1999

(72)Inventor:


HANASHIMA MITSUTADA

(54) DEVICE TESTING SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce dispersion of measurement in failure detection and the like for a DUT (device under test) and to carry out measurement based on a fine power source current spectrum so as to improve a failure detection rate for the DUT.

SOLUTION: A pattern generator 4 repeatedly impresses the same test pattern to a DUT 2 via a driver 6, and power source current values measured in those times are turned into digital signals in a signal conversion circuit 8a so as to be supplied to an equalizing unit 8b. In the equalizing unit 8b, the power source current signals corresponding to the same test pattern in each time are added up and equalized. In this way, an equalized current signal free of fluctuation is converted into a spectrum in a signal analyzing circuit 8c so as to be compared with comparison data in a memory 9 by means of a comparison determination circuit 8d, and consequently, a failure is detected. A plurality of the same test patterns are connected together to be impressed to the DUT 2, and then, a power source current signal measured by this impression is converted into a spectrum so as to be used for failure detection.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-258490 (P2000-258490A)

(43)公開日 平成12年9月22日(2000.9.22)

(51) Int.C1.7

識別記号

FΙ

テーマコード(参考)

G 0 1 R 31/26

31/28

G01R 31/26

G 2G003

31/28

H 2G032

9 A 0 0 1

審査請求 未請求 請求項の数7 OL (全 8 頁)

(21)出願番号

(22)出顧日

特蘭平11-62419

平成11年3月9日(1999.3.9)

(71)出願人 000117744

安藤電気株式会社

東京都大田区蒲田4丁目19番7号

(72)発明者 花島 光忠

東京都大田区蒲田4丁目19番7号 安藤電

気株式会社内

(74)代理人 100064908

弁理士 志賀 正武 (外8名)

Fターム(参考) 20003 AB02 AE06 AH02 AH10

20032 AA00 AB20 AC03 AD01 AE08

ACO1


9A001 BZ05 HH34 KK54 LL05

(54) 【発明の名称】 デパイステストシステム

(57)【要約】

【課題】 DUTの故障検出等における測定のばらつきを低減すると共に、精細な電源電流スペクトルによる測定を可能としてDUTの故障検出率向上を図る。

【解決手段】 パタン発生器4からドライバ6を介して DUT 2へ同一テストパタンを繰り返し印加し、そのとき測定された電源電流値を信号変換回路8aでディジタル信号として平均化処理部8bへ供給する。平均化処理部8bでは、各回の同一テストパタンに対応する電源電流信号を加算して平均化する。これにより変動が除去された平均化電流信号を信号解析回路8cでスペクトルに変換し、比較判定回路8dでメモリ9の比較データと比較して故障検出を行う。又、同一テストパタンを複数連結してDUT2へ印加し、それによって観測された電源電流信号をスペクトルに変換して故障検出に用いる。



【特許請求の範囲】

【請求項1】 被測定デバイスに対し、同一のテストパタンを複数回供給するパタン供給手段と、

それぞれの前記テストパタン供給時における前記被測定 デバイスの電源電流を測定し、それらを平均化した電流 を求める平均化手段と、

前記平均化手段により求められた平均化電流に基づいて 前記被測定デバイスの故障を検出する検出手段とを有す ることを特徴とするデバイステストシステム。

【請求項2】 請求項1記載のデバイステストシステム において、

前記検出手段は、前記平均化電流をスペクトルに変換し、そのスペクトルによって前記被測定デバイスの故障を検出することを特徴とするデバイステストシステム。 【請求項3】 被測定デバイスに対し、同一のテストパタンを複数連結して供給するパタン供給手段と、

複数連結された前記テストパタンの供給時における前記被測定デバイスの電源電流を測定する測定手段と、

前記測定手段により測定された電源電流をスペクトルに 変換し、そのスペクトルによって前記被測定デバイスの 故障を検出する検出手段とを有することを特徴とするデ バイステストシステム。

【請求項4】 請求項3記載のデバイステストシステム において、

前記パタン供給手段は、前記被測定デバイスに対し、複数連結された前記テストパタンを複数回供給し、

それぞれの前記供給時に前記測定手段により測定された 電源電流を平均化した電流を求める平均化手段を更に有 し、

前記検出手段は、前記平均化手段により求められた平均 化電流をスペクトルに変換し、そのスペクトルによって 前記被測定デバイスの故障を検出することを特徴とする デバイステストシステム。

【請求項5】 電源電流測定機能を備えたユニット、テストパタンの発生及びテストパタンを制御するユニット並びに被測定デバイスの電源電流情報をスペクトルデータに変換するユニットなどを備え、前記被測定デバイスの故障検出に用いられるデバイステストシステムにおいて、

同一のテストパタンを複数回繰り返し印加し、そのとき 得られた前記被測定デバイスの電源電流情報を平均化処理する回路を備えたデバイステストシステム。

【請求項6】 請求項5記載のデバイステストシステム において、平均化処理回路により得られたデータをスペクトルデータに変換する機能を備えたデバイステストシステム。

【請求項7】 同一のテストパタンを複数連結して前記 被測定デバイスにテストパタンを印加することを可能と し、前記被測定デバイスの故障検出を可能とした請求項 5又は6記載のデバイステストシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、被測定デバイスの 故障検出及び解析等に用いられるデバイステストシステ ムに関する。

[0002]

【従来の技術】LSI等のDUT (Device Under Tes t;被測定デバイスの総称)の故障検出及び解析等に用 いられるデバイステストシステムにおいては、DUTの 電源電流を測定してスペクトルデータに変換し、そのス ペクトルを解析するテストが行われる。このテストで は、所定のテストパタンをDUTへ与え、そのテストパ タン走行中に得られたDUTの電源電流をスペクトルデ ータに変換する。これにより得られるスペクトルは、テ ストパタンが走行開始してから走行し終わるまでの時間 をT秒とすると1/T[Hz]にスペクトル (のピーク) が発生し、以後、2/T[Hz]、3/T[Hz]、…とい うように、基本周波数 1/T[Hz]の整数倍周波数にの みピークが存在するスペクトルとなる。このようなデバ イステストシステムに関する従来の技術としては、例え ば特開平9-211088号公報にて紹介されているも のなどがある。

[0003]

【発明が解決しようとする課題】ところで、デバイステストシステムでは、一般にテストパタンを繰り返し供給することが可能となっているが、測定系の構成等による影響から同一のテストパタンをDUTへ印加しても常に同じ電源電流が流れるわけではなく、多少の変動がある。特に、DUTがCMOS集積回路である場合には、その回路が静止状態だと殆ど電流が流れず、ノイズ等による微少な電流変動の影響を受けやすい。このため、かかるDUTの電源電流をスペクトルデータに変換して故障を検出する従来のデバイステストシステムには、測定のばらつきが大きいという問題があった。

【0004】又、DUTの電源電流をスペクトルデータに変換すると、観測されるスペクトルは上述のように印加した1つのテストパタンの走行時間に起因したものとなる。従って、そのスペクトルによる故障検出はテストパタンの走行時間に応じたスペクトル間隔によって精度が定まることになり、同走行時間をあまり短くすると精確な故障検出ができなくなる。

【0005】本発明はこのような事情に鑑みてなされたもので、DUTの故障検出及び解析等における測定のばらつきを低減することができると共に、精細な電源電流スペクトルによる測定を可能としてDUTの故障検出率向上を図ることができるデバイステストシステムを提供することを目的とする。

[0006]

【課題を解決するための手段】請求項1記載の発明は、 被測定デバイスに対し、同一のテストパタンを複数回供 給するパタン供給手段と、それぞれの前記テストパタン 供給時における前記被測定デバイスの電源電流を測定 し、それらを平均化した電流を求める平均化手段と、前 記平均化手段により求められた平均化電流に基づいて前 記被測定デバイスの故障を検出する検出手段とを有する ことを特徴としている。

【0007】請求項2記載の発明は、請求項1記載のデバイステストシステムにおいて、前記検出手段は、前記平均化電流をスペクトルに変換し、そのスペクトルによって前記被測定デバイスの故障を検出することを特徴としている。

【0008】請求項3記載の発明は、被測定デバイスに対し、同一のテストパタンを複数連結して供給するパタン供給手段と、複数連結された前記テストパタンの供給時における前記被測定デバイスの電源電流を測定する測定手段と、前記測定手段により測定された電源電流をスペクトルに変換し、そのスペクトルによって前記被測定デバイスの故障を検出する検出手段とを有することを特徴としている。

【0009】請求項4記載の発明は、請求項3記載のデバイステストシステムにおいて、前記パタン供給手段は、前記被測定デバイスに対し、複数連結された前記テストパタンを複数回供給し、それぞれの前記供給時に前記測定手段により測定された電源電流を平均化した電流を求める平均化手段を更に有し、前記検出手段は、前記平均化手段により求められた平均化電流をスペクトルに変換し、そのスペクトルによって前記被測定デバイスの故障を検出することを特徴としている。

【0010】請求項5記載の発明は、電源電流測定機能を備えたユニット、テストパタンの発生及びテストパタンを制御するユニット並びに被測定デバイスの電源電流情報をスペクトルデータに変換するユニットなどを備え、前記被測定デバイスの故障検出に用いられるデバイステストシステムにおいて、同一のテストパタンを複数回繰り返し印加し、そのとき得られた前記被測定デバイスの電源電流情報を平均化処理する回路を備えたことを特徴としている。

【0011】請求項6記載の発明は、請求項5記載のデバイステストシステムにおいて、平均化処理回路により得られたデータをスペクトルデータに変換する機能を備えたことを特徴としている。

【0012】請求項7記載の発明は、請求項5又は6記載のデバイステストシステムにおいて、同一のテストパタンを複数連結して前記被測定デバイスにテストパタンを印加することを可能とし、前記被測定デバイスの故障検出を可能としたことを特徴としている。

[0013]

【発明の実施の形態】<構成>以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の一実施形態によるLSIテストシステム1の構成を示す

ブロック図である。

【0014】図1において、LSIテストシステム1は、DUT2に電源電圧と所定のテストパタンを供給し、そのときの電源電流を測定してDUT2の故障検出を行うシステムであり、以下に順次述べる各構成要素によって構成されている。DUT2は、LSIテストシステム1と接続され、その測定対象とされるLSIであり、種々のLSIがこのDUT2として用いられる。尚、VSSはグラウンドないし所定の負電位等に接続されたDUT2の負側電源端子である。

【0015】3は電源発生回路3a及び電流測定回路3bから構成された試料用電源ユニットである。ここで、電源発生回路3aはDUT2へ供給すべき所定レベルの電源電圧を発生する回路であり、その出力端子が電流測定回路3bを介してDUT2の電源端子Vddと接続され、電流測定回路3bがそれら端子間を流れる電流を測定する。これにより、試料用電源ユニット3は、DUT2へ電源電圧を供給しつつ、その供給用接続線における電源電流の値(アナログ値)を測定する機能を備えたものとなっている。

【0016】4は同一のテストパタンを連結して繰り返し発生する機能を有するパタン発生器であり、DUT2のテスト用に所定のテストパタン(後述)を発生し、5はそのパタン発生タイミングを制御するタイミング発生器である。パタン発生器4はドライバ6を経由してDUT2の入出力端子I/Oと接続されており、ドライバ6によって所定レベルに増幅されたテストパタン信号が入出力端子I/Oへ印加されるようになっている。7はコンパレータであり、入出力端子I/Oから出力された信号と前記テストパタン信号とを比較してDUT2の入出力信号による良否判定を行い、その判定結果を所定の出力手段や演算手段等(図示略)へ供給する。

【0017】8は信号変換回路8a、平均化処理部8b、信号解析回路8c及び比較判定回路8dから構成されたスペクトル解析ユニットである。ここで、信号変換回路8aは、電流測定回路3bと接続されており、測定された電源電流値を示すアナログ信号を受け、これをディジタル信号に変換して平均化処理部8b、信号解析回路8c又は比較判定回路8dへ供給する。平均化処理部8bは、例えば、加算回路と除算回路からなる構成や演算機による演算処理等によって実現される処理手段であり、信号変換回路8aから供給された電源電流値のディジタル信号(以下「電源電流信号」という。)に対して平均化処理を施し、平均化した電源電流信号を信号解析回路8c又は比較判定回路8dへ供給する。尚、この平均化処理部8bによる平均化処理の詳細については後述の動作説明にて明らかにする。

【0018】信号解析回路8cは、信号変換回路8a又は平均化処理部8bから供給された電源電流信号をスペクトルデータに変換し、比較判定回路8dへ供給する。

比較判定回路8dは、信号変換回路8a、平均化処理部 8b又は信号解析回路8cから供給された電源電流信号 等とメモリ9に記憶された比較データとを比較し、その 比較結果によってDUT2の故障を検出する。

【0019】メモリ9は、所定の比較データを予め保管しておくための記憶手段である。ここにいう比較データとは、正常なLSIをDUT2として用いたときに得られる電源電流信号及びそのスペクトルデータ等であり(詳細は後述)、これらは予め測定ないし理論計算してメモリ9に記憶しておくこととする。

【0020】<動作>次に、上記構成による動作について説明する。本LSIテストシステム1では上記構成によっていくつかの故障検出形態が実現可能となっているのでそれらを順に説明する。

【0021】·故障検出形態**①**

電源発生回路3aからの電源電圧供給を開始すると共にパタン発生器4によるテストパタンの発生を開始し、図2中の"テストパタンA"に示すように、DUT2の入出力端子I/Oにドライバ6を経由してT秒間のテストパタンTPを印加する。このとき同時に電源電流測定回路3bによってDUT2の電源電流を観測し、それによって測定された電源電流値を信号変換回路8aへ供給してディジタル信号の電源電流信号とする。そして、その電源電流信号を信号解析回路8cへ供給してスペクトルデータに変換した後、比較判定回路8dへ供給する。

【0022】これにより、信号解析回路8cへは図2中の"電源電流信号A"が供給され、比較判定回路8dへは同図中の"電源電流スペクトルA"が供給されることになる。そこで、メモリ9には正常なLSIにT秒間の上記テストパタンTPを供給したときに得られる電源電流信号のスペクトルデータを比較データとして記憶しておき、比較判定回路8dにおいてその比較データと"電源電流スペクトルA"とを比較して両者の一致度を判定する。この判定の結果により、両者が一致していると認められるときはDUT2は正常、一致していると認められないときはDUT2は故障と判断することで、DUT2の故障を検出する。

【0023】尚、出願人は、本願に先立ってDUTの故障検出における測定時間を短縮できるLSIテストシステムを提案しており(特願平10-240822号)、上記故障検出形態のは同しSIテストシステムにおける故障検出形態と同様のものとなっている。同しSIテストシステムは、テストパタンをDUTへ複数回印加できる構成となっており、1つのテストパタンを1回又は複数回DUTへ印加することとし、そのとき得られるDUTの電源電流をスペクトルデータに変換し、DUTの正常状態で得られるスペクトルと異常状態で得られるスペクトルとの差によって故障検出を可能としている。

【0024】·故障検出形態②

上記同様、DUT2の入出力端子I/OにT秒間の"テ

ストパタンA"を印加し、この間に測定された電源電流値を信号変換回路8aのみを介してそのまま比較判定回路8dへは図2中の"電源電流信号A"が供給されることになる。そこで、メモリ9には正常なLSIにT秒間の上記テストパタンTPを供給したときに得られる電源電流信号の波形データを比較データとして記憶しておき、比較判定回路8dにおいてその比較データと"電源電流信号A"とを比較し、両者の一致度を判定して上記同様にDUT2の故障を検出する。

【0025】·故障検出形態3

ところで、"電源電流信号A"のような1つのテストパタンに対する電源電流信号には測定系などの影響による多少の変動がある。特に、DUT2がCMOS集積回路である場合には、回路静止状態だと殆ど電流が流れないことからノイズ等による影響を受けやすく、測定の都度電源電流が変動する。これに対し、上述した故障検出形態の及び②や先願のLSIテストシステムにおいては、特に対策が執られていないため、測定にばらつきが出る。そこで、本故障検出形態では電源電流の変動による影響を次のようにして払拭し、DUT2の故障検出における測定ばらつきの低減を図る。

【0026】まず、上記同様に電源発生回路3aからの電源電圧供給とパタン発生器4によるテストパタンの発生を開始する。そして、図3中の"テストパタンB"に示すように、DUT2の入出力端子I/OにT秒間の同一テストパタンTPを3回繰り返し印加する。このとき同時に電源電流測定回路3bによってDUT2の電源電流を観測し、それによって測定された電源電流値を信号変換回路8aを介して平均化処理部8bへ供給する。

【0027】すると、平均化処理部8bへは3T秒間に 亘る図3中の"電源電流信号B"が供給されることにな る。この"電源電流信号B"の波形は、同一のテストパ タンを繰り返し印加したときの電源電流であるにも拘わ らず、図示のように各回のテストパタン毎に異なる多少 の変動を伴う。

【0028】このため、平均化処理部8bにおいては、かかる電源電流信号を平均化する処理が行われる。すなわち、平均化処理部8bは、1回目~3回目のテストパタンTPに対応する3つの電源電流信号波形を加算し

(各回の電源電流信号におけるT秒中の各時刻の電流値同士を加算し)、その加算信号波形を3で除して(各時刻の電流加算値を3で除して)平均化処理後の電源電流信号を生成する。これにより、図3中の"平均化処理後の電源電流信号B"に示すような平均化処理の施されたT秒間相当の電源電流信号(以下「平均化電流信号」という。)が得られる。

【0029】その後、この得られた平均化電流信号を信号解析回路8cへ供給してスペクトルデータに変換し、比較判定回路8dへ供給する。ここで、本故障検出形態

では、正常なLS I に T 秒間の上記テストパタン T P を 供給したときに得られる電源電流信号のスペクトルデー タを比較データとしてメモリ9に記憶しておく。そして、比較判定回路8 d においてその比較データと上記平 均化電流信号を変換したスペクトルデータとを比較し、 両者の一致度を判定して上記同様に D U T 2 の故障を検出する。

【0030】·故障検出形態@

上記故障検出形態③では平均化電流信号を信号解析回路 8 c でスペクトルデータに変換したが、このスペクトル 変換をせずにそのまま比較判定回路8dへ供給すること としてもよい。すなわち、故障検出形態の同様に入出力 端子 I / Oに3 T秒間の "テストパタンB" を印加し、 測定された電源電流値を信号変換回路8 a を介して平均 化処理部8bへ供給し、上述の平均化処理を施した後に 比較判定回路8dへ供給する。この場合、比較判定回路 8 dへは図3中の"平均化処理後の電源電流信号B"が そのまま供給されることになるので、メモリ9には正常 なLSIに上記テストパタンTPを供給したときに得ら れる電源電流信号の波形データを比較データとして記憶 しておき、比較判定回路8dにおいてその比較データと "平均化処理後の電源電流信号B"とを比較し、両者の 一致度を判定して上記同様にDUT2の故障を検出す る。

【0031】このように、本LSIテストシステム1 は、スペクトル解析ユニット8に平均化処理機能を実現 する平均化処理部8bを有し、電流変動による影響を少 なくするためにテストパタンを複数回DUT2に印加し て平均化処理した後にスペクトルデータに変換し、得ら れたデータをもとにDUT2の良否判定を行う機能を備 えたものとなっている。すなわち、本LSIテストシス テム1による上記故障検出形態3ないし4では、同一の テストパタンを複数回印加した場合に信号変換回路8 a を通して得られるディジタル信号を平均化処理部8 bに より平均化処理した後に、信号解析回路8cでスペクト ルに変換して比較判定回路8 dで故障を検出したり、平 均化処理した後のディジタル信号で故障を検出したりす ることとしているので、DUT2にテストパタンを印加 した際に観測される電源電流波形は図3中の "平均化処 理後の電源電流信号B"のように変動が除去されたもの となる。従って、測定系の構成等に起因する電流変動に よる影響を少なくすることができ、均質でばらつきの少 ない的確な故障検出を行うことができる。

【0032】:故障検出形態の

次に、精細な電源電流スペクトルによって故障検出を行う形態について説明する。まず、電源発生回路3aからの電源電圧供給とパタン発生器4によるテストパタンの発生を開始し、同一テストパタンTPが3つ連結された図4中の"テストパタンC"を入出力端子I/Oに印加する。このとき同時に電源電流測定回路3bによってD

UT2の電源電流を観測し、それによって測定された電源電流値を信号変換回路8aを介して信号解析回路8cへ供給し、スペクトルデータに変換した後に比較判定回路8dへ供給する。

【0033】これにより、信号解析回路8cへは図4中の"電源電流信号C"が供給され、比較判定回路8dへは同図中の"電源電流スペクトルC"が供給されることになる。そこで、本故障検出形態では、正常なLSIに T秒間の同一テストパタンTPを3つ連結して供給したときに得られる電源電流信号のスペクトルデータを比較 データとしてメモリ9に記憶しておく。そして、比較判 定回路8dにおいては、その比較データと"電源電流スペクトルC"とを比較して両者の一致度を判定し、上記 同様にDUT2の故障を検出する。

【0034】上記放障検出形態ので述べたように、DUT2にT秒間のテストパタンTPのみを印加した際に得られる電源電流波形は図2中の"電源電流信号A"のようになり、これをスペクトルデータに変換してDUT2の電源電流スペクトルを観測すると、図2中の"電源電流スペクトルA"に示すようになる。この"電源電流スペクトルA"においては、1/T[Hz]の周波数にスペクトルが観測され、以後、2/T[Hz]、3/T[Hz]、…というように、1/T[Hz]を基本周波数として、その整数倍の周波数にスペクトルが観測される。

【0035】これに対し、故障検出形態のでは、パタン 発生器4のテストパタン連結機能により、同一のテスト パタンTPを3つ連結してDUT2へ供給することとし たので、観測されるDUT2の電源電流スペクトルは図 4に示すようになる。このように、1つのテストパタン が走行し始めてから走行し終わるまでT秒掛かるテスト パタンTPを3つ連結させたため、テストパタン全体が 走行し始めてから走行し終わるまでは3T秒掛かる。そ して、このとき得られる電源電流波形("電源電流信号 C")をスペクトルデータに変換すると、DUT2の電 源電流スペクトルは"電源電流スペクトルC"のように なり、1/3T[Hz]の周波数にスペクトルが観測さ れ、以後、2/3T[Hz]、3/3T[Hz]、…という ように、より細かい1/3T(Hz)を基本周波数とし て、その整数倍の周波数にスペクトルが観測できること になる。

【0036】すなわち、上記故障検出形態の等では、テストパタンが走行している間、1/T(Hz)毎の周波数でしかスペクトルの観測ができなかったのに対し、同一のテストパタンを複数連結する故障検出形態のによれば、1/T(Hz)より小さい周波数間隔でスペクトルの観測が可能となる。これにより、精細な電源電流スペクトルによる測定が可能となり、DUT2の故障検出率は向上する。本LSIテストシステム1では、このようにパタン発生器4によってDUT2に印加する1つのテストパタン走行時間がT秒掛かるものを複数連結して印加

できるようにしたことにより、1/NT(Nはパタン連結数)間隔での解析が可能となり、故障検出率の向上に 貢献できる。

【0037】·故障検出形態**⑥**

上記故障検出形態のは同一のテストパタンTPを3つ連結してDUT2へ供給し、そのときの電源電流スペクトルを観測するものであったが、平均化処理部8bの機能を利用しつつ同様の電源電流スペクトル観測をすることも可能である。すなわち、上記テストパタンTPを3つ連結した"テストパタンC"をDUT2へ3回繰り返し供給し(パタン発生器4がテストパタンTPを計9つ発生し)、それぞれの回で得られた3つの"電源電流信号C"を平均化処理部8bへ供給して上述の平均化処理を行う。

【0038】これにより時間3T秒相当の平均化電流信号を得、その平均化電流信号を信号解析回路8cでスペクトルデータに変換し、上記同様に比較判定回路8dにおける判定を行う。このようにすれば、測定系の構成等に起因する電流変動が除去され、かつ、精細な周波数間隔で得られる電源電流信号のスペクトルによって判定を行うことができるので、均質でばらつきが少なく、かつ、故障検出率も高い適切な故障検出を行うことが可能となる。

【0039】尚、上記故障検出形態②~⑥では同一テストパタンを3つ連結する場合等について説明したが、これらの場合の連結数は一例であって、連結する同一テストパタンの数は任意であることはいうまでもない。又、電源電流信号A~C、電源電流スペクトルA及びC並びに平均化処理後の電源電流信号Bについても、図2~図4に示した波形のものは一例であって、これらに限定されるものではない。更に、スペクトルへの変換に3T秒分の電源電流信号を用いない上記故障検出形態③及び④にあっては、同一テストパタンが連結されていなければならないという必要性は必ずしもなく、T秒間の同一テストパタンに対する電源電流信号が3つ得られればよい。

[0040]

【発明の効果】以上説明したように本発明によれば、被測定デバイスに対して同一のテストパタンを複数回供給し、それぞれのテストパタン供給時における被測定デバイスの電源電流を測定して平均化した電流に基づいて故障検出を行うこととしたので、測定した電源電流の変動が除去されて故障検出に供されることになる。これにより、被測定デバイスの故障検出及び解析等における測定のばらつきを低減することができ、均質で的確な測定を行うことができるという効果が得られる。ここで、請求項2記載の発明によれば、平均化電流をスペクトルに変換して被測定デバイスの故障を検出することとしたので、変動が除去された電源電流のスペクトルにより、かかるばらつきの少ない測定が可能となる。

【0041】又、請求項3記載の発明によれば、被測定デバイスに対して同一のテストパタンを複数連結して供給し、その供給時における被測定デバイスの電源電流を測定してスペクトルに変換し、そのスペクトルによって被測定デバイスの故障を検出することとしたので、同一のテストパタンを1つ供給した場合よりも細かい周波数間隔でスペクトルが得られ、それが故障検出に供されることになる。これにより、精細な電源電流スペクトルによる測定が可能となり、被測定デバイスの故障検出率向上を図ることができるという効果が得られる。

【0042】そして、請求項4記載の発明によれば、被測定デバイスに対して複数連結された前記テストパタンを複数回供給することとし、それぞれの連結テストパタン供給時に測定された電源電流を平均化してスペクトルに変換し、そのスペクトルによって被測定デバイスの故障を検出することとしたので、電流変動が除去され、かつ、周波数間隔が精細なスペクトルによって故障検出を行うことができる。従って、均質でばらつきが少なく、かつ、故障検出率も高い適切な故障検出を行うことが可能となる。

【0043】一方、請求項5記載の発明によれば、各種

ユニットを備え、被測定デバイスの故障検出に用いられ るデバイステストシステムにおいて、同一のテストパタ ンを複数回繰り返し印加し、そのとき得られた被測定デ バイスの電源電流情報を平均化処理する回路を備えるこ ととして平均化処理機能を備えたことにより、測定ばら つきの低減が図れるという効果が得られる。ここで、請 求項6記載の発明によれば、平均化処理回路により得ら れたデータをスペクトルデータに変換する機能を備えた ので、同一テストパタンが複数回繰り返し印加され、そ のとき得られた被測定デバイスの電源電流が平均化処理 された後、スペクトルデータに変換されて故障検出に用 いられることにより、測定のばらつきが低減される。 【0044】又、請求項7記載の発明によれば、同一の テストパタンを複数連結して被測定デバイスにテストパ タンを印加することを可能とし、被測定デバイスの故障 検出を可能としたので、故障検出率が向上する。例え ば、1つのテストパタンが走行し始めてから走行し終わ るまでT秒掛かるテストパタンを3個連結したとする と、テストパタンが走行し終わるまでは3T秒掛かるこ とになる。この3T秒間において得られるDUTの電源 電流をスペクトルデータに変換すると1/3 Tにスペク トルが発生し、1/3T[Hz]を基本周波数としてその 整数倍の周波数、2/3T[Hz]、3/3T[Hz]、… にスペクトルが観測される。このように、同一のテスト パタンを複数連結してDUTに印加できるようにしたこ とにより、従来1/T周期でしか観測できなかったスペ クトルを1/NT (Nはパタン連結数) 周期で観測がで き、DUTの故障検出率向上につながる。

【図面の簡単な説明】

【図1】 本発明の一実施形態によるLSIテストシス テム1の構成を示すブロック図である。

【図2】 同LSIテストシステムによりDUT2へ印 加されるテストパタンTPと観測されるDUT2の電源 電流波形及びそのスペクトルを示す図である。


【図3】 同LSIテストシステムによりDUT2へ繰 り返し印加されるテストパタンTPと観測されるDUT 2の電源電流波形及びこれを平均化した電源電流波形を 示す図である。

【図4】 同LSIテストシステムによりDUT2へ繰 り返し印加されるテストパタンTPと観測されるDUT 2の電源電流波形及びそのスペクトルを示す図である。

【符号の説明】

- 1 LSIテストシステム
- 2 DUT
- 3 試料用電源ユニット
- 3 b 電流測定回路
- 4 パタン発生器
- 8 スペクトル解析ユニット
- 8 b 平均化処理部
- 8 c 信号解析回路
- 8 d 比較判定回路
- 9 メモリ

【図1】



【図3】

